IT之家 5 月 8 日音讯，科技媒体 Wccftech 昨日（5 月 7 日）发布博文，报说念称为打破 10nm 以下制程微缩瓶颈，与 SK 海力士两大巨头正研发下一代 DRAM 制造工艺，争夺行业主导权。

IT之家征引博文先容，不同于管制器，DRAM 内存芯片必须依靠电容器存储数据。跟着制程节点不休减弱（如 10nm 以下的 1c 节点），电容器的尺寸难以不时缩减，晶体管间距减弱也增多了短路风险。

为了让密度进一步提高，行业正转向 3D DRAM，将传统 2D 平面陈设的 DRAM 单位改为垂直或立体堆叠架构的内存工夫。其旨趣访佛 3D NAND 闪存，通过更正晶体管陈设标的（如水平摒弃）或垂直堆叠，开云·体育中国官方网站在减弱制程时保捏电容器容量。

不外在工夫终了方面，三星和 SK 海力士已分化出不同发展门路。

三星方面狡计践诺 GAAFET 工艺。在管制器制造中，GAAFET 通过栅极包裹沟说念来提高电流逼迫力；但在 DRAM 中，三星必须将 GAAFET 晶体管与电容器整合在合并单位内。为此，三星琢磨模仿 NAND 闪存的联想，把崇拜读写操作的逼迫电路置于存储阵列下方。

而 SK 海力士罗致了 4F2 架构。该决策将晶体管垂直堆叠，雷同用栅极材料包裹晶体管，而接受电容数据的组件则置于晶体管柱下方。这种结构与 GAAFET 有相似之处，但空间布局逻辑人大不同。

该媒体指出两大巨头门路分化，核神思齐截致：当先终了工夫量产，鼓励自家决策成为下一代 DRAM 的行业圭臬。谁能当先跑通工艺并提高良率，谁就能在 AI 时间的内存阛阓占据主导。

TSMC 2nm 芯片泄漏图